LP2996 datasheet(14/18 Pages) NSC

14 / 18 page

www.national.com/jpn/

代表的なアプリケーション回路 ( つづき)

FIGURE 9. DDR-II Termination with higher voltage rails

レベル・シフト

SSTL-3 など、SSTL-2 以外のスタンダードに適用するために、

VDDQ に対して 0.5 倍以外の係数で出力電圧のレギュレーション

を行いたい場合があります。係数を変えて任意の電圧を得るには

いくつかの方法があります。その 1 つは、VTT から VSENSE 端子

に帰還抵抗を追加して、出力のレベル・シフトを行う方法です。

この方法を用いた回路を Figure 10、11 に示します。 Figure 10

は、2 個の追加抵抗を使って、内部リファレンス電圧 VDDQ/2より

も高い電圧にレベル・シフトする回路です。VTT の正確な電圧は

次の式から求められます。

VTT ＝ VDDQ/2 ( 1 ＋ R1/R2)

FIGURE 10. Increasing VTT by Level Shifting

逆に、抵抗 R2 を VSENSEと VDDQ の間に置けば、VTT 出力を

内部リファレンス電圧 VDDQ/2よりも低くできます。VTTと抵抗の関

係は次の式で表されます。

VTT ＝ VDDQ/2 (1 − R1/R2)

FIGURE 11. Decreasing VTT by Level Shifting

LP2996 Folha de dados(PDF) 14 Page - National Semiconductor (TI)