LP2996 datasheet(13/18 Pages) NSC

13 / 18 page

www.national.com/jpn/

代表的なアプリケーション回路 ( つづき)

FIGURE 7. SSTL-2 Implementation with higher voltage rails

DDR-II

アプリケーション

VDDQ端子と内部抵抗分圧回路は他の回路と切り離されています

ので、LP2996 を DDR-II メモリ・アプリケーションに適用すること

も可能です。 Figure 8、9 は推奨回路の実装例です。出力特性

は「代表的な性能特性」のグラフに示されています。Figure 8 は

DDR-II アプリケーションの推奨回路構成です。出力段を 1.8V

レールに接続し、

AVIN 端子を3.3Vまたは5Vレールに接続します。

FIGURE 8. Recommended DDR-II Termination

1.8V レールを出力段に使用できない場合は、3.3V レールを接続

する案も考えられます。 VTT 出力電圧が低いため、熱損失の増

大によって最大接合部温度を超えないように注意が必要です。そ

のため、PVIN に公称 3.3V 以上の電圧レールを与えるのは推奨

されません。この構成の利点は、ソースとシンクで、最大連続電

流を大きくできることです。

LP2996 Folha de dados(PDF) 13 Page - National Semiconductor (TI)